This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

EUROPEAN PATENT OFFICE

Patent Abstracts of Japan

PUBLICATION NUMBER

: 2001088345

PUBLICATION DATE

03-04-01

APPLICATION DATE

20-09-99

APPLICATION NUMBER

11265904

APPLICANT

TOTTORI SANYO ELECTRIC CO LTD;

INVENTOR:

BIZEN MITSUHIRO;


INT.CL.

B41J 2/44 B41J 2/45 B41J 2/455

H01L 33/00 H04N 1/036

TITLE

OPTICAL PRINTING HEAD



ABSTRACT:

PROBLEM TO BE SOLVED: To provide an optical printing head equipped with time sharing drive type light emitting elements and a general-purpose driving IC for driving them.

SOLUTION: Light emitting elements 22 equipped with (n) individual electrodes 28, (p) common electrodes 27 and a plurality ($n \times p$) of light emitting parts 26 selected by them and a driving IC 1 equipped with (n) element driving output terminals D01-D048 and (m) group selecting terminals CD1-CD40 connected to the individual electrodes and the common electrodes are provided and a plurality (q) of the light emitting elements 22 are provided per one driving IC and the number (q) is determined by the number (p) of the common electrodes 27 of the light emitting elements 22 and the number (m) of the group selecting terminals CD of the driving IC 1.

COPYRIGHT: (C)2001,JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-88345

(P2001-88345A)

(43)公開日 平成13年4月3日(2001.4.3)

(51) Int.Cl. ⁷		識別記号	ΡI		7	テーマコート*(参考)
B41J	2/44		H01L 33	3/00	J	2 C 1 6 2
	2/45		H04N 1	1/036	Α	5 C O 5 1
	2/455		B41J 3	3/21	L	5 F O 4 1
H01L	33/00					
H04N	1/036					

客査請求 未請求 請求項の数11 OL (全 10 頁)

(21)出顧番号

特膜平11-265904

.....

(22)出顧日

平成11年9月20日(1999.9.20)

(71)出版人 000001889

三洋電機株式会社

大阪府守口市京阪本通2丁目5番5号

(71)出版人 000214892

島取三洋電機株式会社

島取県島取市南吉方3丁目201番地

(72)発明者 尾前 充弘

鳥取県鳥取市南吉方3丁目201番地 鳥取

三洋電機株式会社内

(74)代理人 100109368

弁理士 稲村 悦男 (外1名)


最終頁に続く

(54) 【発明の名称】 光プリントヘッド

(57)【要約】

【目的】 時分割駆動型の発光素子とそれを駆動する汎用性のある駆動用 I Cを備える光プリントヘッドを提供すること。

【構成】 n個の個別電極28とp個の共通電極27とこれらによって選択的される複数(n×p)の発光部26とを備える発光素子22と、個別電極並びに共通電極に接続されるn個の素子駆動用出力端子D01~D048並びにm個の群選択用端子CD1~CD40を備えた駆動用のIC1とを備え、前記発光素子22は、1つの前記駆動用ICに対して複数(q)設けられ、その数(q)は、発光素子22の共通電極27の数(p)と前記駆動用IC1の群選択用端子CDの数(m)で定められることを特徴とする。



10

【特許請求の範囲】

【請求項1】n個の個別電極とp個の共通電極とこれら によって選択される複数(n×p)の発光部とを備える 発光索子と、前記個別電極並びに共通電極に接続される n個の素子駆動用出力端子並びにm個の群選択用端子を 備えた駆動用のICとを備え、前記発光索子は、1つの 前記駆動用ICに対して複数(q)設けられ、その数 (q)は、発光素子の共通電極の数(p)と前記駆動用 ICの群選択用端子の数(m)で定められることを特徴 とする光プリントヘッド。

1

【請求項2】n個の個別電極とp個の共通電極とこれら によって選択される複数 (n×p) の発光部とを備える 発光素子と、前記個別電極並びに共通電極に接続される n個の索子駆動用出力端子並びにm個の群選択用端子を 備えた駆動用の【Cを備え、1つの前記駆動用【CとC れに接続した複数(q)の前記発光素子を1つの単位と するブロックを基板上に複数配置したことを特徴とする 光プリントヘッド。

【請求項3】前記発光素子は、個別電極と共通電極を発 請求項1あるいは2記載の光ブリントヘッド。

【請求項4】前記駆動用ICは、少なくともn×p×q 個の印字用データを記憶する回路を備えていることを特 徴とする請求項1あるいは2記載の光ブリントヘッド。 【請求項5】前記駆動用 I Cは印字用データを隣接駆動 用IC間で授受するように一部の端子がカスケード接続 されていることを特徴とする請求項2記載の光ブリント ヘッド。

【請求項6】基板と、との基板の長手方向に沿って配列 した複数の発光素子と、前記基板の上に配置した前記発 30 光素子数よりも少数の駆動用ICと、前記駆動用ICと それに対応した所定数の発光索子間を共通接続する第1 の配線と、前記駆動用ICとそれに対応した所定数の発 光素子間を個別接続する第2の配線とを備えたことを特 徴とする光ブリントヘッド。

【請求項7】前記発光素子数よりも少数の駆動用 I C は、同一構造の駆動用ICを複数配置したものであると とを特徴とする請求項6記載の光プリントヘッド。

【請求項8】前記発光素子は、発光部が複数 (n個) 単 位に複数 (p回) に分けて時分割駆動される発光索子で 40 あることを特徴とする請求項6記載の光ブリントへっ F.

【請求項9】前記駆動用ICは、所定数(q)の発光素 子の全ての発光部を複数(n個)単位に複数(m)回に 分けて時分割駆動するICであることを特徴とする請求 項6記載の光ブリントヘッド。

【請求項10】前記第1の配線と第2の配線の前記発光索 子の配列長と同程度の長さを有する配線は、前記発光紫 子の配列の両側に第1の配線と第2の配線とで区分けして 配置していることを特徴とする請求項6記載の光ブリン 50 た。また、発光索子と同数の駆動用ICを必要とするの

トヘッド。

【請求項11】基板と、この基板の長手方向に沿って配 列した複数の発光素子と、前記基板の上に配置した前記 発光索子数よりも少数の駆動用ICと、前記駆動用IC とそれに対応した所定数の発光素子間を接続する第1の 配線と第2の配線を備え、第1の配線と第2の配線を前 記発光索子の列の両側に区分けして配置するとともに、 この区分けした配線の内の総幅の狭いの方の配線と同じ 側に前記駆動用ICを配置したことを特徴とする光ブリ ントヘッド。

2

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、静電写真用プリン タ等の記録ヘッドに用いられる光ブリントヘッドに係わ り、特に、素子内で時分割駆動を行うことができるよう に構成された発光素子を駆動するための駆動用 I Cを用 いた光ブリントヘッドに関する。

[0002]

【従来の技術】従来の光ブリントヘッドにおいて用いら 光部の両側に区分けして配置していることを特徴とする 20 れる発光素子 (アレイ) は、実公平6-48887号公 報に示すように、複数の発光部に1対1で対応させて個 別電極を素子表面側に設け、各発光部に共通の電極を素 子裏側に設けて構成しているので、1つの素子内で時分 割駆動することができなかった。時分割駆動することが できないので、個別電極を発光部と同数設ける必要があ り、発光部の高密度化が進むと、それに対応して個別電 極も高密度配置になる結果、駆動用ICとの接続が困難 になるという問題があった。

> 【0003】とのような問題を解決するために、特開平 6-163980号公報においては、素子内での時分割 駆動が可能な発光素子が提案されている。すなわち、発 光索子上の複数の発光部を2~3の群pに分け、群毎の 発光部に接続するように複数本の共通電極を設け、異な る群に属するp個の発光部に接続した個別電極をn個設 けることによってp×n個の発光部を備える発光素子が 提案されている。この発光素子によれば、p本の共通電 極を時分割的に選択することによって個別電極の数を従 来の1/pに削減することができるので、駆動用ICと の接続を容易にすることができる。

【0004】とのような発光素子を従来と同様の駆動用 ICを用いて時分割駆動することも可能であるが、この 場合、共通電極を時分割的に選択するための駆動回路を 別途必要とするので、時分割駆動に適した汎用性のある 駆動用ICの開発が望まれている。

【0005】そこで本願出願人は、上記の点を考慮した 駆動用ICについて、特開平10-226102号公報 にて提案しているが、この公報に示された構成は、時分 割駆動のためにデータの入力順序を変更する処理を必要 とするので、データ処理が複雑化するという問題が有っ

で、駆動用ICの数が増加するという問題も有してい 3.

[0006]

【発明が解決しようとする課題】そこで本発明は、上記 のような素子内時分割駆動に対応した発光素子とそれを を駆動するに適した汎用性のある駆動用ICを備える新 規な光ブリントヘッドを提供することを課題の1つとす る。また、光プリントヘッドの部品点数や組立て工数の 削減を図ることを課題の1つとする。そしてまた、高解 する。そしてまた、駆動用ICを解像度の相違する光ブ リントに転用して部品の共通化を図ることを課題の1つ とする。

[0007]

【課題を解決するための手段】本発明の光ブリントへっ ドは請求項1に記載のように、n個の個別電極とp個の 共通電極とこれらによって選択される複数(n×p)の 発光部とを備える発光素子と、前記個別電極並びに共通 電極に接続されるn個の素子駆動用出力端子並びにm個 の群選択用端子を備えた駆動用のICとを備え、前記発 20 光素子は、1つの前記駆動用ICに対して複数(q)設 けられ、その数(q)は、発光索子の共通電極の数

(p)と前記駆動用ICの群選択用端子の数(m)で定 められることを特徴とする。

【0008】本発明の光ブリントヘッドは請求項2に記 載のように、n個の個別電極とp個の共通電極とこれら によって選択される複数(n×p)の発光部とを備える 発光素子と、前記個別電極並びに共通電極に接続される n個の素子駆動用出力端子並びにm個の群選択用端子を 備えた駆動用のICを備え、1つの前記駆動用ICとこ れに接続した複数(q)の前記発光素子を1つの単位と するブロックを基板上に複数配置したことを特徴とす る。

【0009】本発明の光ブリントヘッドは請求項3に記 載のように、前記発光索子は、個別電極と共通電極を発 光部の両側に区分けして配置していることを特徴とす

【0010】本発明の光プリントヘッドは請求項4に記 載のように、前記駆動用ICは、少なくともn×p×q 個の印字用データを記憶する回路を備えていることを特 40

【0011】本発明の光ブリントヘッドは請求項5に記 載のように、前記駆動用ICは印字用データを隣接駆動 用IC間で授受するように一部の端子がカスケード接続 されていることを特徴とする。

【0012】本発明の光ブリントヘッドは請求項6に記 載のように、基板と、との基板の長手方向に沿って配列 した複数の発光素子と、前記基板の上に配置した前記発 光素子数よりも少数の駆動用ICと、前記駆動用ICと の配線と、前記駆動用ICとそれに対応した所定数の発 光索子間を個別接続する第2の配線とを備えたことを特 徴とする。

【0013】本発明の光ブリントヘッドは請求項7に記 載のように、前記発光素子数よりも少数の駆動用IC は、同一構造の駆動用ICを複数配置したものであると とを特徴とする。

【0014】本発明の光ブリントヘッドは請求項8に記 載のように、前記発光素子は、発光部が複数(n個)単 像度の光ブリントへッドを提供することを課題の 1 つと 10 位に複数 (p回) に分けて時分割駆動される発光索子で あることを特徴とする。

> 【0015】本発明の光ブリントヘッドは請求項9に記 載のように、前記駆動用ICは、所定数(q)の発光素 子の全ての発光部を複数(n個)単位に複数(m)回に 分けて時分割駆動するICであることを特徴とする。

【0016】本発明の光ブリントヘッドは請求項10に 記載のように、前記第1の配線と第2の配線の前記発光素 子の配列長と同程度の長さを有する配線は、前記発光素 子の配列の両側に第1の配線と第2の配線とで区分けして 配置していることを特徴とする。

【0017】本発明の光ブリントヘッドは請求項11に 記載のように、基板と、この基板の長手方向に沿って配 列した複数の発光索子と、前記基板の上に配置した前記 発光素子数よりも少数の駆動用ICと、前記駆動用IC とそれに対応した所定数の発光索子間を接続する第1の 配線と第2の配線を備え、第1の配線と第2の配線を前 記発光素子の列の両側に区分けして配置するとともに、 この区分けした配線の内の総幅の狭いの方の配線と同じ 側に前記駆動用ICを配置したことを特徴とする。

[0018]

【発明の実施の形態】以下本発明の実施例を図面を参照 して説明する。図1は、駆動用ICの回路ブロック図を 示し、図2は、図1に示す回路ブロック図のうち、複数 ある出力端子DO1~DO48の1つの出力端子DO1 に関係する部分を中心に抽出した要部回路ブロック図で ある。まず、これらの図を中心に説明する。

【0019】駆動用IC1は、図1に示すように、素子 駆動用(後述する個別電極28用)の複数個(n)の出 力端子DOで構成された個別端子部と、各出力端子DO と接続され、これらに対して駆動信号としての所定の電 流出力を与える第1駆動部2と、群選択用(後述する共 通電極27用)の複数 (m) 個の出力端子CDで構成さ れた共通端子部と、各出力端子CDと接続され、これら を選択的に一方の電源電位、例えば接地電位VSSに切 り替える第2駆動部3を備えている。以下、n=48, m=40の場合を例にとって説明するが、本発明はこれ に限定されるものではない。

【0020】第1駆動部2は、データ入力端子SIから 順次与えられるシリアル入力データ信号を一時的に記憶 それに対応した所定数の発光素子間を共通接続する第1 50 するデータ信号記憶回路4と、とのデータ信号記憶回路

4から出力されたデータ信号に基づき上記各出力端子D O1~DO48に駆動信号を出力する駆動回路5と、こ の駆動回路5に定電流を供給する電流供給回路6と、と の第1駆動部2並びに第2駆動部3の各部に所定のタイ ミング信号を供給するタイミング制御回路7とを備えて

【0021】データ信号記憶回路4は、データ入力端子 SIからシリアルに入力されるデータ信号をクロック信 号CLKlに同期して取り込み、データ出力端子SOか らシリアル出力するn×m(1920)ピット構成のシ 10 フトレジスタ8と、このシフトレジスタ8に取り込まれ たデータ信号を、ロード信号LOAD1に基づいて並列 に取り込むn×m(1920)ビット構成のラッチ回路 9とを備えている。シフトレジスタ8から並列に出力さ れるn×m(1920)個のデータ信号はラッチ回路9 を介さないで記憶回路10に供給することもできるよう

【0022】尚、データ信号を複数ピットで構成する場 合などにおいては、それに応じてシフトレジスタ8やラ ッチ回路9等の構成を変更することもでき、例えば、シ 20 フトレジスタ8をアドレス指定方式のメモリで構成する **とともできる。**

【00.23】駆動回路5は、ラッチ回路9が出力するn ×m個のデータ信号から、n個単位にデータ信号を順次 選択して出力する第1の選択回路11Aと、この第1の選 択回路11Aの出力に基づいて前記出力端子DO1~D O48を介して一定の電流を出力するn(48)ビット 構成の第1のドライブ回路12Aを基本的な構成として 備えている。駆動回路5は、この基本構成に加えて、必 補正データをn×m個記憶するための補正データ記憶回 路10と、この補正データ記憶回路10から出力される n×m個の補正データ信号から、n個単位に補正データ 信号を順次選択して出力する補正データ用の第2の選択 回路11日と、この補正データ用の選択回路11日の出 力に基づいて増加減した電流値の出力を前記出力端子D O1~DO48を介して駆動信号として出力するn (4 8) ビット構成の補正用の第2のドライブ回路12Bを 備えることができる。

【0024】記憶回路10は、 Sピット (例えば3ピ ット構成)で構成される補正データをn×m個配憶する。 ことができるように、例えばS×n×mビット構成のラ ッチ回路で構成することができる。そして、各補正デー タ記憶回路10に対する補正データの書き込みは、シフ トレジスタ8から並列に供給されるn×m個単位の信号 に基づいて行われるようになっている。

【0025】補正データ記憶回路10の書き込みは、前 もって行うことができる。すなわち、記憶回路10のみ を書き込み状態としてシフトレジスタ8を介して補正デ ータの各ピットを記憶する作業をS回(3回)繰り返す ととによって行うことができる。

【0026】ドライブ回路12は、図2に示すように、 1つの出力端子DOに対してそれぞれ電流出力が異なる 複数 (との例では4つ) の電流増幅器12a~12dを 1組として、それを出力端子DOと同数備えて構成され ている。電流供給回路6から電流が供給される4つ電流 増幅器12a~12dは、個々にその作動状態を制御す ることによって、合計出力電流を4mAをベースとして 3~5mA程度の範囲で変更できるようにしている。

6

【0027】選択回路11は、時分割駆動を行うために 前記ラッチ回路9や補正データ記憶回路10に記憶され たn×m個分のデータや補正データを、n個単位に選択 してm回取り出すための回路で、複数の論理ゲート回路 によって構成されている。との選択回路11は、タイミ ング制御回路7の一部を構成する分割タイミング信号発 生回路14によってゲートの開閉が制御される。

【0028】この分割タイミング信号発生回路14は、 図3に波形を示すように、時分割のタイミングを規定す るように外部から少数(この例では1本)の信号線を介 して供給される制御信号DIVSELに基づいて、血種 類の分割タイミング信号DIV1~DIV40を生成す るための回路で、例えばカウンタによって構成すること ができる。分割タイミング信号発生回路14は、カウン タ以外にも、所定ビットの2進数からなる制御信号DI VSELに基づいてm種類の分割タイミング信号DIV 1~DIV40を生成するデコーダ等によって構成する こともできる。このように、分割タイミング信号発生回 路14は1つあるいは少数の制御信号DIVSELに基 づいてm(40種類)の分割タイミング信号(DIV1 要に応じて、出力電流(光量)を補正に対応するための 30 ~DIV40)を生成する。すなわち、分割タイミング 信号の数よりも少数の信号線を用いて制御信号DIVS ELを供給するので、外部と接続する制御信号の端子の 数を削減してICの小型化を図ることができるととも に、ワイヤボンド配線などの外部配線数を削減すること ができる。

> 【0029】尚、分割タイミング信号発生回路14は、 1ライン分のデータ信号の入力に同期してリセットする ことができ、リセット信号RESETを利用してのリセ ットの他にも、前記ロード信号LOAD1を利用してリ セットを行なうこともできる。

【0030】次に、図2を参照して1つの出力端子DO 1を中心にデータの流れについて説明する。 ラッチ回路 9に記憶された1つの10分のデータ(1920個のオ ン/オフデータ)は、分割タイミング信号DIV1~D IV40が順次Hレベルに切り替わることによって、そ の分割タイミング信号DIV1~DIV40と接続され たアンドゲート回路のみが開く結果、その間に選択的に 出力される。また、補正データ記憶回路10に記憶され た3ビット構成の補正データも同様に、分割タイミング 50 信号DIV1~DIV40が順次Hレベルに切り替わる

ことによって3個一組のアンドゲート回路が開く結果、 その間に選択的に出力される。補正データ記憶回路10 の出力は、ドライブ回路12に供給され、3つの電流増 幅器12b~12dを選択的に動作させる。

【0031】次に、第2駆動部3について説明する。第 2駆動部3は、出力端子CD1~CD40の1つを選択 的に接地電位VSSに切り替えるための回路で、前記分 割タイミング信号DIV1~DIV40によって切り替 える構成としているが、前記分割タイミング信号DIV 1~DIV40に同期した他の信号を用いて切り変える 10 構成とすることもできる。

【0032】駆動用ICは、図5に示すように、端子D O1~DO48を一辺に配列し、端子CD1~CD40 を対向する2辺に半分ずつに区分けして配列し、データ 用、クロック用、電源用等の残りの端子を残りの辺に配 置するととにより、類似の機能を持つ端子同士を1つの 辺に集めている。端子DO1~DO48は、150DP I(DOT/INCH)前後の密度で配置している。と の配置密度は、後述する基板21に形成する微細配線パ ターンの限界密度に基づいて設定されている。すなわ ち、基板21に形成する第1、第2の配線23-1,23 -2の配線パターン密度が150DPI程度に設定され ているので、この値とほぼ同じ密度に設定している。

【0033】図4は、上記の駆動用IC1を備えて構成 した光ブリントヘッド20の一例を示す概略的な要部平 面図である。との光ブリントヘッド20は、絶縁性基板 21の上に複数(この例ではL=20個)の発光素子2 2を一列に配列し、との発光素子22の片側に、発光素 子22の数よりも少数の駆動用IC1を一列に配列して 発光素子22に1つの割合で配置し、これら駆動用IC 1とそれに対応したq個の発光素子22が1つのブロッ ク(b)をつくる。そして、とのブロックが基板21の 長手方向に沿って複数(この例ではb=4)ブロック配 列されて光ブリントヘッド20を構成する。

【0034】発光素子22と駆動用IC1間には、両者 を接続するための配線23が施される。配線23は、駆 動用IC1の出力端子DO1~DO48に一端を接続 し、他端を同一ブロック内の各発光素子22の個別電極 に共通接続するマルチプレクス用の第1の配線23-1 と、駆動用IC1の群選択用の出力端子CD1~CD4 0 に一端を接続し、他端を同一ブロック内の各発光素子 22の共通電極に選択的に接続する第2の配線23-2 によって構成している。第1の配線23-1は、基板2 1 に多層配線したマルチプレクス用の配線パターンと、 このパターンと駆動用 IC 1 間並びに発光素子2 2 間を 接続するワイヤボンド線とで構成している。第2の配線 23-2も、基板21に多層配線した配線パターンと、 このパターンと駆動用 IC 1 間並びに発光索子2 2 間を

23-1及び第2の配線23-2の配線パターンの発光 累子22の配列長と同じ程度の長さを持つ配線は、発光 素子22の列の両側に区分けして別々に配置している。 とのようにすることにより、後述する複数個の発光索子 22とのワイヤボンド配線を行ない易くすることができ

【0035】発光素子22の列の両側に区分けして別々 に基板21に配置した配線23のパターンは、第1の配 線23-1よりも第2の配線23-2の方が配線数は少 ないが、1本当たりのパターン幅とその間隔が第2の配 線23-2の方が広いので、第2の配線23-2側のパ ターンの総幅が第1の配線23-1側よりも広くなって いる。とのように、駆動用IC1と発光素子22間を接 続するとともに、発光素子22の両側に区分けして配置 された配線23-1, 23-2のパターンについて、総 幅の広い方を一方の側に、狭い方を駆動用IC1と共に 他方に配置しているので、発光素子22を基板21の幅 方向の中央寄りに配置することができる。発光素子22 の列を基板21の幅方向の中央寄りに配置することによ り、発光素子22の配列直線性(特に、基板21に硝子 エポキシ製のものを用いた場合)を高めることができる など、光学的特性を向上させることができる。

【0036】基板21は、硝子エポキシ製の基板の他 に、セラミック製、絶縁金属製の基板等を用いることが できるが、この例では、多層配線化、長尺化が容易で、 しかも低価格な硝子エポキシ製の基板を用いている。硝 子エポキシ製、セラミック製、金属製の何れの基板を用 いても、現状では同一面上に150DPI程度の微細配 線を形成するのが限界である。尚、配線23としては、 いる。駆動用IC1は、所定数a(この例では5個)の 30 基板21の多層配線と金線等のワイヤボンド線との組み 合わせの他に、高密度のフレキシブル配線を異方性導電 接着剤を用いて接続する構造等を用いることもできる。 【0037】基板21の上には、前記配線23とは別 に、信号用、電力供給用の複数本の配線パターン24を 発光素子22の配列方向に沿って延びるように形成して いる。この配線の中には、隣接する駆動用IC1の端子 間でデータ信号等の授受を行なうためのカスケード接続 用配線を備えている。また、駆動用ICIと配線パター ン24の間には、金線で構成したワイヤボンド配線25 40 を設けている。

> 【0038】発光素子22は、その上面に複数(p×n =384)個の発光部26を、その長手方向に沿って1 200DP I 程度の配列密度で配列している。そして、 この複数の発光部26は、時分割駆動できるようにそれ ぞれが独立して形成されており、n個の発光部26から なる群を単位に駆動できるように、複数(p)の群に区 分けしている。との例では、発光部26の1,9,17 番目を第1の群、2、10、18番目を第2の群という ように、発光部26の配置順序を示す番号を分割数p

接続するワイヤボンド線とで構成している。第1の配線 50 (8)で割った場合の余りの数に基づいて8つの群に区

分けした場合を例示している。

している。

【0039】そして、発光素子22は、図6に示すよう に、第1の群に属する発光部26に共通配線した共通電 極27-1と、第2の群に属する発光部26に共通配線 した共通電極27-2、…、並びに共通電極27-8の 8個の共通電極27を設けるとともに、隣接する8つの 発光部26 に接続したn(48)個の個別電極28を設 けている。共通電極27は、基板21の最高配線密度 (150DPI) よりも低密度である25DPI程度の 密度で配列しているが、個別電極28は、基板21の最 10 高配線密度(150DPI)と同じ程度の配置密度を保 つように、150DPI程度の密度で配列している。共 通電極27と個別電極28は、発光素子22の表面に形 成する多層配線の層数を削減するために、発光部26の

【0040】 この発光素子22は、p(8)個の共通電 極27とn(48)個の個別電極28に各々接続したマ トリックス状配線の交点部分にLEDからなる発光部2 6が位置する構造となっている。よって、n個の個別電 20 極28にデータ信号を与え、共通電極27の1つを選択 することにより、n個の発光部26を同時に駆動するこ とができ、これをp回繰り返すことにより、1つの発光 索子22の駆動を行なうことができる。

両側に区分けし、発光素子22の長手方向に沿って配列

【0041】個別電極28は、第1配線23-1を介し て、それぞれ駆動用IC1の出力端子DO1~DO48 に接続され、共通電極27は、出力端子CD1~CD4 0の内、8個の端子に選択的に接続される。

【0042】図7に示すように、1つのブロックを構成 する1つの駆動用ICと、それに対応するq個(との例 30 では5個)の発光素子22は、駆動用IC1の出力端子 DO1~DO48がq個の発光素子22の個別電極28 に共通に接続されるように第1配線23-1を介して接 続されている。駆動用IC1の出力端子CD1~CD4 0は、q (5個)の発光素子22の各共通電極27に第 2の配線23-2を介して個別に接続されている。

【0043】そして、駆動用IC1の群選択用端子CD 1~40の1つを選択し、端子D01~D048に所定 の信号を与えれば、 q 個の発光素子22の1つが選択さ れ、その素子の発光部26を8分の1ずつ時分割で発光 40 させることができる。したがって、これらを40回繰り 返えして全ての群選択用端子を選択することにより、1 つのブロックの全ての発光部26を選択的に発光させる ことができる。

【0044】尚、1つのブロック内の発光素子22はq 個(5個)で、これが4ブロックあるので、ヘッド20 全体の発光部26の数は、b×q×p×n=4×5×8 ×48=7680個となる。

【0045】次に、上記駆動用IClの動作を含めた上

図3を中心に説明する。

【0046】尚、記憶回路10に記憶すべき補正データ は、発光索子22の各発光部26の光量を均一にするた めに、予め求めた光量補正データが用いられ、これらの データは、既に記憶回路10に記憶されているものとす

【0047】まず初めにリセット信号RESETが供給 され、これによって各部が初期状態に設定される。続い て、設定信号SETがLレベルからHレベルに切り替え られる。その結果、記憶回路10への書き込みが禁止さ れた状態となる。

【0048】端に位置する駆動用 IC1のデータ入力端 子S1に1ライン分のデータ信号(7680個)が順次 与えられ、これがクロック信号CLK1に同期して順次 駆動用IC1のシフトレジスタ8に取り込まれる。所定 数のデータ取り込みが終わると、データ出力端子SOを 介して、カスケード接続された隣のICのシフトレジス タ8にデータ信号が順次与えられる。

【0049】1ライン分のデータ信号の取り込みが終わ り、全ての駆動用ICのシフトレジスタ8にデータが蓄 えられると、次に、ロード信号LOAD1が、所定時間 Hレベルに保持され、各IC1のシフトレジスタ8に保 持されたn×m個のデータ信号の入力が行われる。この 時、ロード信号LOAD1の立ち下がり時点でラッチ回 路9が選択(ラッチ)されるので、シフトレジスタ8に 取り込まれたn×m個のデータ信号がラッチ回路9に入 力されて記憶される。

【0050】ロード信号LOAD1がHレベルからLレ ベルに切り替わった直後に、外部から供給される分割タ イミング用の信号DIVSELに基づいて、分割タイミ ング信号発生回路14が分割タイミングDIV1~DI V40を選択的にLレベルからHレベルに切り替える。 とのタイミング期間内に、ストローブ信号(反転ST B) がHレベルから所定期間Lレベルに保持される。 【0051】Cの分割タイミングDIV1~40の切り 替わりによって、選択回路11がラッチ回路9や記憶回 路10から選択して出力するデータ信号の位置が順次切 り替わる。例えば分割タイミング信号DIV1によっ て、1番目、9番目、…のデータが選択され、分割タイ ミング信号DIV2によって、2番目、10番目、…の データが選択される。

【0052】これらのデータ(必要に応じて3ビットの 補正データが付加される)がドライブ回路12に与えら れる。ドライブ回路12は、データ信号やそれに付加さ れた補正データに基づいて、4つの電流増幅器12a~ 12dを選択的に作動させてその出力電流を出力端子D 〇を介して発光素子22の各個別電極28に供給する。 【0053】全ての発光素子22の個別電極28にデー タ信号や補正データに応じた電流が供給可能な状態とな 記光ブリントヘッド20の動作について、図1、図2と 50 るが、群選択端子によって選択されたn個の発光部26

のみが共通電極27を介して接地されているので、この例では各ブロックで1つの発光素子22が選択され、その内の8個置きの発光部26のみが選択的に発光する。
【0054】上記のような、同一ブロックに属する1つの発光素子22を所定回数に分けて分割駆動し、それを発光素子22の数だけ繰り返す時分割駆動(p×q=m分割)によって1つのブロック内での選択的な発光を行い、これを複数のブロックで同時に行なうことにより、1ラインの発光を行うことができる。これを順次繰り返

すことによって、静電写真型ブリンター画面分の露光を 10 行なうことができる。 【0055】上記のように、素子内時分割駆動に対応した発光素子22を駆動するための各駆動用IC1が、群を単位とするタイミングに同期して動作する第2駆動部3を内蔵し、この駆動用IC1によって対応した発光素子22の時分割駆動を行う構成としているので、負荷の分散を図ることができる。その結果、従来のダイナミック駆動方式のように時分割駆動用(共通電極選択用)の

専用ICを用いて全ての発光素子を対象とした時分割駆

荷を低減することができる。

動を行う場合に比べて、時分割駆動用の回路に加わる負 20

【0056】そして、駆動用IC1は、複数の発光素子22を時分割駆動するので、発光素子22と時分割用駆動用ICを1対1の割合で配置する場合に比べて、内部回路数を削減することができる。特に、ICの中で半数以上の面積を占有するドライブ回路について、発光素子と時分割駆動用ICを1対1の割合で配置する場合はロ×n必要であるが、上記構成ではn個に削減することができ、q(5)分の1の削減率を達成することができた。また、発光素子とスタティック駆動用ICを1対1の割合で配置する場合はp×q×nのドライブ回路が必要であるが、上記構成ではn個に削減することができ、

p×q(40)分の1の大幅削減率を達成することがで

きた。そして、駆動用 IC1を従来のスタティック方式

用のICと同等の形状で構成することができるので、全

体的な回路構成の小型化を達成することもできる。

【0057】また、時分割駆動を行う構成でありながら、スタティック方式と同じようにデータを順次入力することができるので、従来の時分割駆動に必要とされたデータの並び替えのための回路が不要となる。また、時40分割数を増加させても、その分割数よりも少数の制御信号の供給線を利用して時分割用のタイミングDIV1~DIV40を発生させるようにしているので、ICの端子数や組立て作業数の削減を図ることができる。

【0058】また、駆動用IC1は、時分割駆動に対応していながら、同じブロック内の発光素子全ての補正用データを記憶し、それを選択して出力することができるので、補正用データを用いた時分割駆動を行う場合に、記憶した補正データに基づくデータ信号の補正を容易に行うことができる。

【0059】尚、発光素子22として、発光部26を1 列に配列したもののほかに、千鳥配置したものや、2列

以上の複数列配置したものを用いることもできる。 【0060】また、本発明は、上記のように1つの駆動 用ICとそれに接続した複数の発光素子を1つのブロッ クとし、このブロックを発光素子の配列方向と同方向に 複数配置した光ブリントヘッドに好適であるが、これ以 外にも適用可能であり、例えば、前記1つのブロックの みを基本構造とする光ブリントヘッドやそれに類する印 字装置に適用することもできる。

12

【0061】また、光ブリントへッドに要求される仕様などに応じて、上記駆動用ICに接続する発光素子の構成を変更することもできる。すなわち、発光素子22の個別電極数(n)は一定に保ち、発光素子22内の群の数(p)と1ブロック内の発光素子22の数(q)を、その積が駆動用IC1の群選択用端子の数(m)と同じになるように、適宜変更することができる。例えば、分割数(p)を5とした発光素子を8個並べて1つのブロックを構成することができる。また、分割数(p)を4とした発光素子を10個並べて1つのブロックを構成することができる。また、分割数(p)を4とした発光素子を10個並べて1つのブロックを構成することもできる。このとき、発光部の配列密度が相違する発光素子22を選択することもできるので、駆動用ICの汎用性を高めることができる。。

【0062】また、上記駆動用ICは、時分割数(m) が40に設定されているが、データ入力の仕方に工夫を することにより、光ブリントヘッドに要求される印字速 度等に応じて、見かけ上の時分割数(実効的な時分割 数)を変更することができる。例えば、髙速の印字速度 が要求され、それに応じて時分割数をmよりも小さな値 30 kに変更する必要がある場合は、駆動用 [C] に信号を 供給するデータ処理回路側において、分割タイミングD IVの数を実質的にkに削減する処理を施せば良い。す なわち、分割タイミング信号発生回路14がアップカウ ンタ方式の場合は、分割数 kを超えると、制御信号D I VSELのクロック周波数を大きくして残りのタイミン グ信号DIVk+1~DIV40を極短期間に発生させ るとともに、ストローブ信号(反転STB)をHレベル に保持してその短縮期間のデータ印字を禁止するように することができる。また、分割タイミング信号発生回路 14がデコーダ方式の場合は、データ処理回路から与え る複数ピットの制御信号DIVSELに所望の分割数k に応じた変更を加えるととによって、タイミング信号D IVI~DIVkのみを選択的に発生させれば良い。と のようにして、駆動用IC1の時分割数(m)に変更を 加えて実質的な時分割数 (k)を例えば16 に設定する とともに、この駆動用ICに図6に示す発光素子22を 2個接続してそれを1ブロックとし、これを10ブロッ ク配置して7680個の発光部を備える光プリントへっ ドを構成すると、図3を参照して動作説明した時分割数 (m) が40の場合に比べて、印字速度を40/16=

2. 5倍に速めることができる。

【0063】印字速度を速める他の方法として、各発光 部に流す電流値を大きくし発光出力を増加させる方式が 知られている。しかしながら、電流値を増加させること ができない場合、例えば、変更前の電流値が発光部の許 容電流値に近い場合、発光部の通電寿命を延ばすために 電流値を低く設定している場合などにおいては、上記の ように実質的な時分割数を少なくして印字速度を高める 方式を採用することが望ましい。

【0064】このようにすることによって、同一の駆動 10 平面図である。 用ICを用いながらも、プリントヘッドに要求される印 字速度の変更に対して、実質的な分割数を変更すること による対応ができ、プリントヘッドの機能変更に対処す ることができる。

[0065]

【発明の効果】以上のように本発明によれば、従来のス タティック駆動と同様のデータ処理手順を残しながら も、時分割駆動に対応した駆動を行なうことができ、ス タティック駆動と互換性を保つことができる。また、時 分割駆動に対応するので駆動用 I C数の低減、ワイヤボ 20 22 発光素子 ンド数や密度の低減を行なうことができる。また、駆動 用ICとそれに接続する発光索子の組み合わせを種々設 定することができる。また、入力データの変更によって 実質的な時分割数の変更による印字速度の変更も容易で ある。そしてまた、基板に配置した配線パターンの密度*

* (解像度)が低くても高解像度の光ブリントヘッドを提 供することができる。そしてまた、光ブリントヘッドの 小型化、低価格化を図ることができる。

【図面の簡単な説明】


- 【図1】本発明の実施例に係る駆動用ICの回路ブロッ ク図である。
- 【図2】図1の要部を示す回路ブロック図である。
- 【図3】同実施例のタイミングチャートである。
- 【図4】本発明の実施例に係る光ブリントヘッドの要部
 - 【図5】図4の要部を示す回路図である。
 - 【図6】本発明の実施例に係る発光素子の要部を示す概 略的な平面図である。

【図7】光ブリントヘッドの要部(1ブロック)の回路 ブロック図である。


【符号の説明】

- 駆動用IC 1
- 20 光ブリントヘッド
- 21 基板
- - 23 配線
- 26 発光部
- 27 共通電極
- 28 個別電極


[図1]




[図2]




[図3]




【図4】



[図6]





フロントページの続き

Fターム(参考) 2C162 AF04 AF60 AH04 FA17 FA23

5C051 AA02 CA08 CA11 DA03 D806 DB07 DB08 DB29 DB35 DC07

5F041 AA42 AA47 BB27 BB34 CB22

DA02 DA07 DA13 DA20 FF13

【公報種別】特許法第17条の2の規定による補正の掲載 【部門区分】第2部門第4区分

【発行日】平成14年8月6日(2002.8.6)

【公開番号】特開2001-88345 (P2001-88345A)

【公開日】平成13年4月3日(2001.4.3)

【年通号数】公開特許公報13-884

【出願番号】特願平11-265904

【国際特許分類第7版】

B41J 2/44

2/45

2/455

H01L 33/00

HO4N 1/036

[FI]

B41J 3/21

H01L 33/00

HO4N 1/036

【手続補正書】

【提出日】平成14年5月20日(2002.5.2 0)

【手続補正1】

【補正対象書類名】明細書

【補正対象項目名】0003

【補正方法】変更

【補正内容】

【0003】とのような問題を解決するために、特開平 6-163980号公報においては、素子内での時分割 駆動が可能な発光素子が提案されている。すなわち、発 光素子上の複数の発光部を群りに分け、群毎の発光部に 接続するように複数本の共通電極を設け、異なる群に属 するp個の発光部に接続した個別電極をn個設けること によってp×n個の発光部を備える発光素子が提案され ている。この発光素子によれば、p本の共通電極を時分 割的に選択することによって個別電極の数を従来の1/

pに削減することができるので、駆動用ICとの接続を 容易にすることができる。

【手続補正2】

【補正対象書類名】明細書

【補正対象項目名】0005

【補正方法】変更

【補正内容】

【0005】そとで本願出願人は、上記の点を考慮した 駆動用ICについて、特開平10-226102号公報 にて提案しているが、との公報に示された構成は、時分 割駆動のためにデータの入力順序を変更する処理を必要 とするので、データ処理が複雑化するという問題が有っ た。また、発光素子と同数の駆動用ICを必要とするの で、駆動用ICの数が多くなるという問題も有してい